Создан заказ №1035476
17 марта 2016
Изучение цифровых счетчиков импульсов (ВАРИАНТ 10)
Как заказчик описал требования к работе:
Изучение цифровых счетчиков импульсов
8.1. Цель работы
8.1.1. Изучить схему и принцип действия цифровых счетчиков импульсов
8.1.2. Рассчитать количество триггеров схемы исходя из емкости счётчика соответствующей варианту задания.
8.1.3. Разработат
ь схему счётчика исходя из варианта: а) с обратными связями; в) со схемой И. Схемы разработать в трёх вариантах: 1) структурную; 2) электрическую принципиальную счётчиках на ТТЛ; 3) электрическую принципиальную на счётчиках МОП.
8.1.4. Дать описание работы схем и обоснование выбора схемы счётчика на примере двух- трёх счётчиков.
8.2. Содержание расчетного задания
8.2.1. Выполнить расчёт и разработку схемы цифрового счетчика импульсов. Варианты исходных параметров для расчета приведены в таблице 8.1 и указываются преподавателем.
8.3. Методические указания
Счетчик – устройство, выполненное на основе цепочки триг¬геров, осуществляющее счет импульсов и фиксирующее это число в коде. Счетчики применяются в различных областях цифровой тех¬ники, в частности, в электроизмерительной аппаратуре, управляю¬щих системах ЭВМ, датчиках технологических параметров и т.д. Наибольшее распространение получили двоичные и двоично¬-десятичные счетчики.
По выполняемой функции счетчики делятся на суммирующие, вычитающие и реверсивные. В суммирующих счетчиках число увеличивается на одну единицу с приходом каждого нового счет¬ного импульса. Вычитающие счетчики содержащееся в них число уменьшают на одну единицу под воздействием очередного счетно¬го импульса. Реверсивные счетчики в зависимости от поданной ко¬манды могут работать как в режиме суммирования, так и в режиме вычитания счетных импульсов.
Основу счетчиков составляют триггеры, как правило, D- или JK-типов, включаемые в счетном режиме (Т-триггеры). Каждый триггер образует соответствующий разряд счетчика. В дальнейшем символом Q0 будем обозначать младший, символом Qn-1 – стар¬ший разряд счетчика, где n – общее число разрядов. Максимальное количество импульсов суммируемых счётчиком с n разрядов определяется уравнением N=2n.
Таблица 8.1
Ёмкость счётчика по вариантам
Номер варианта Емкость счётчика Номер варианта Ёмкость счётчика
1 324 26 360
2 256 27 176
3 270 28 180
4 240 29 216
5 280 30 210
6 252 31 192
7 288 32 294
8 336 33 210
9 294 34 300
10 308 35 320
11 216 36 108
12 224 37 220
13 135 38 224
14 360 39 280
15 334 40 336
16 260 41 243
17 324 42 240
18 252 43 244
19 144 44 315
20 140 45 252
21 270 46 276
22 154 47 260
23 274 48 264
24 162 49 396
25 168 50 162
Алгебра логических схем отображает двоичное многоразрядное число в виде суммы величины чисел отдельных разрядов Q соответствующих его номеру. Уравнение N=2n можно для n=8 написать так:
N=2n=20+21+22+23+24+***+28=1+2+4+8+16+***+256. (8.1.)
По принципу построения счетчики подразделяются на асин¬хронные и синхронные. Асинхронные счетчики представляют собой последовательное включение триггеров, где каждый последующий триггер переключается под действием выходного сигнала предыду¬щего триггера. В синхронных счетчиках счетный импульс одновре¬менно подается на управляющие входы триггеров всех разрядов.
Рассмотрим асинхронный двоичный суммирующий счетчик на основе JK-триггеров, работающих по заднему фронту импульса на входе С (рис. 8.1, а). Вход С каждого последующего триггера подключается к прямому выходу триггера предыдущего разряда.
Для организации Т-режима в JK-триггерах на входы J и К пода¬ется «1» (рис. 8.1, б). При этом источник счетных импульсов под¬ключается к выходу С триггера младшего разряда. Для триггеров более старших разрядов источником счетных импульсов является информационный сигнал с выхода триггера предыдущего разряда.
.
Рис. 8.1. Асинхронный двоичный суммирующий счетчик а,
JK-триггер в Т-режиме б, временные диаграммы работы счётчика в.
Считаем, что в начальный момент времени счетчик находится в нулевом состоянии. Триггер младшего разряда изменяет свое состояние синхронно с задним фронтом каж¬дого счетного импульса Хс, поступающего на его вход С (рис.8.1,в). Триггеры вто¬рого и последующих разрядов счетчика реагируют на задний фронт выходных импульсов Q0,Q1,Q2,Q3 с инверсных выходов предыдущих разрядов. В результа¬те уровень сигнала Q0 изменяется с приходом каждого второго счет¬ного импульса Хс , сигнала Q1 с приходом каждого четвертого импульса Хс , сигнала Q2 с приходом каждого восьмого импульса Хс. При этом каждый импульс Хс вызывает увеличение содержи¬мого счетчика на одну единицу до тех пор, пока не произойдет пере¬ход всех разрядов в состояние «1» (десятичное число 15) ), то есть 15=24.
8.2. Условное обозначение двоичного счётчика
Частота импульсов на выходе каждого последующего разряда в два раза меньше частоты выходного сигнала предыдущего разряда. На схемах двоичные счетчики однонаправленного действия (сум¬мирующие или вычитающие) имеют условное графическое обозна¬чение (рис. 8.2). Цифра 2 при символе СТ обозначает, что счет¬чик работает в двоичном коде, R – вход установки счетчика в со¬стояние 0; S – вход установки счетчика в со¬стояние 1; С – счетный вход; Q0… Q3 – выходы соответствующего разряда счетчика, где Q0 – младший разряд.
Для получения счетчика, работающего в другом коде, например десятичном, применяют обратные связи. На рис. 8.3,а приведена функциональная схема десятичного (декадного) счетчика импульсов на четырех триггерах, а на рис. 8.3,б — его условное обозначение при интегральном исполнении.
Рис. 8.3. Схема (а) и условное обозначение (б) десятичного счетчика
С выхода триггера Т4 сигналы обратной связи поступают на входы триггеров T2, Т3. Благодаря этому после поступления на вход счет¬чика восьмого импульса на выходе триггера Т4 появляется сигнал , который переводит триггеры Т3, Т2 из состояния «0» в состоя¬ние «1» (табл. 8.3).
Девятый импульс переводит триггер Т4 в состояние «1», и все триггеры оказываются в состоянии «1». Десятый импульс перево¬дит все триггеры в состояние «0», и счет начинается снова. Исполь¬зуя обратные связи, можно построить счетчик, работающий в систе¬ме счисления с любым основанием.
Это свойство обратных связей необходимо использовать для разработки схемы с ёмкостью счётчика указанной в задании.
Рассмотренные счетчики выполняют операцию суммирования числа импульсов, поступивших на вход, поэтому их называют сум¬мирующими.
Таблица 8.3
Таблица переходов десятичного счетчика
Номер входного импульса Состояние триггеров Номер входного импульса Состояние триггеров
Т4 Т3 Т2 Т1 Т4 Т3 Т2 Т1
0 0 0 0 0 6 0 1 1 0
1 0 0 0 1 7 0 1 1 1
2 0 0 1 0 8 1 0(1) 0(1) 0
3 0 0 1 1 ↓ ↑ ↑
4 0 1 0 0 9 1 1 1 1
5 0 1 0 1 10 0 0 0 0
Счетчики, выполняющие операции сложения и вычитания, назы¬вают реверсивными. Обычно они имеют два входа: сложения и вы¬читания.
Описанные счетчики относятся к последовательным (асинхрон¬ным), у которых импульсы поступают только на вход триггера пер¬вого разряда, а каждый последующий триггер управляется вы¬ходным сигналом предыдущего. Для повышения быстродействия применяют параллельные (синхронные) счетчики, в которых вход¬ной сигнал воздействует параллельно на входы синхронизации всех разрядов счетчика, построенного на jk-триггерах. Использова¬нием D-входов добиваются необходимой последовательности пере¬ключения триггеров.
Для выполнения задания необходимо взять счётчик с числом триггеров обеспечивающим суммирование указанных в задании чисел. Количество триггеров или разрядов можно сосчитать по формуле N=2n, где n это число разрядов то есть триггеров.
Для разработки схемы счётчика, работающей по принципу суммирования чисел разрядов заданного числа, необходимо ввести в схему логический элемент И с числом входов n, которые подключаются к выходам триггеров Q1-Qn .Если для разработки схемы такой схемы взять за основу схему рисунка 8.1,а, то суммируя сигналы с выходов триггеров Т: Q0, Q1,Q3,Q4 с помощью логической схемы И, имеющей четыри входа на её выходе Q, получим сигнал, когда на всех входах будет логическая 1. Как рассматривалось ранее в этой схеме N=15. Если в задании число меньше 32, то нужен счётчик из пяти триггеров, а если задано число меньше 64, то в счётчике должно быть 6 триггеров и т. Д..
Счетчики, выпускаемые промышленностью, выполняют в виде интегральных микросхем, например К176ИЕ1 (шестиразрядный двоичный счетчик), К176ИЕ2 (пяти¬разрядный счетчик), К155ИЕ4 (счетчик-делитель на 12). Микросхемы К176ИЕ8 и К561ИЕ8 (рис. 8.4)—десятичные счетчики-делители.
Микросхемы К176ИЕ8 и К561ИЕ8 имеют 10 дешифрированных выходов Q0 ... Q9. Если на входе разрешения счета СE микросхемы К561ИЕ8 присутствует низкий уровень, счетчик выполняет свои операции синхронно с положительным перепа¬дом на тактовом входе С. При высоком уровне на входе СE действие тактового входа запрещается и счет останавливается. При высоком уровне на входе сбро¬са R счетчик очищается до нулевого отсчета. На рис. 8.4 показана схема применения счетчика К561ИЕ8 с уко¬роченным циклом. Здесь от выхода N (где
подробнее
Заказчик
заплатил
заплатил
200 ₽
Заказчик не использовал рассрочку
Гарантия сервиса
Автор24
Автор24
20 дней
Заказчик принял работу без использования гарантии
18 марта 2016
Заказ завершен, заказчик получил финальный файл с работой
5
Изучение цифровых счетчиков импульсов (ВАРИАНТ 10).docx
2018-11-02 11:40
Последний отзыв студента о бирже Автор24
Общая оценка
4
Положительно
Работа сделана раньше срока, но как оказалось не до конца. В итоге оценка преподавателя 3
Хочешь такую же работу?
300 ₽
